# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-009060

(43)Date of publication of application: 11.01.2002

(51)Int.Cl.

H01L 21/3065 B01J 19/08

H05H 1/46

(21)Application number: 2001-

(71)Applicant: MATSUSHITA

053570

ELECTRIC IND CO

LTD

(22)Date of filing:

28.02.2001 (72)Inventor: YAMASHITA

TAKESHI

YAMAGUCHI MINEO

NIKAWA HIDEO

(30)Priority

Priority

2000117502

Priority

19.04.2000

**Priority** 

JP

number:

date:


country:

# (54) DRY ETCHING METHOD, MANUFACTURE OF SEMICONDUCTOR DEVICE AND DRY ETCHING DEVICE

# (57)Abstract:

PROBLEM TO BE SOLVED: To prevent etching from being stopped midway when a member including silicon is etched by using the dry etching device of a two power system.

SOLUTION: The application of bias power is started before oxidation on the surface of the member including silicon is advanced. To put it concretely, the application of bias power is started before the application of source power is started or source power and bias power are applied, so that the valid value of source power reaches a second setting value



Searching PAJ 페이지 2 / 2

after the valid value of bias power reaches a first setting value.

### **LEGAL STATUS**

[Date of request for examination] 28.02.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3323190

[Date of registration]

28.06.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特期2002-9060 (P2002-9060A)

(43)公開日 平成14年1月11日(2002.1.11)

(51) Int.CL7	識別記号	FΙ		テーマコード(参考)
HO1L	21/3065	В01Ј	19/08 H	4G075
B01J	19/08	H05H	1/46 A	5 F O O 4
H05H	1/46	H01L	21/302 B	

#### 審查請求 有 **請求項の数18 OL (全 23 頁)**

****				
(21)出願番号	特顧2001-53570(P2001-53570)	(71) 出願人	000005821 松下電器産業株式会社	
(22)出顧日 平成13年2月28日(2001, 2, 28)			大阪府門真市大字門真1006番地	
, , , , , , , , , , , , , , , , , , , ,		(72)発明者	山下 武志	
(31)優先権主張番号	特願2000-117502(P2000-117502)		大阪府高槻市幸町1番1号 松下電子工業	
(32)優先日	平成12年4月19日(2000.4.19)		株式会社内	
(33)優先権主張国	日本 (JP)	(72)発明者	山口 蜂生	
			大阪府高槻市幸町1番1号 松下電子工業	
			株式会社内	
		(74)代理人	100077931	
			弁理士 前田 弘 (外7名)	
		1		


最終頁に続く

#### (54) 【発明の名称】 ドライエッチング方法、半導体装置の製造方法及びドライエッチング装置

### (57) 【要約】

【課題】 二電源方式のドライエッチング装置を用いて シリコン含有部材に対してエッチングを行なうときにエ ッチングが途中で停止してしまうことを防止できるよう にする。

【解決手段】 シリコン含有部材の表面における酸化が 進行する前にバイアス電力の印加を開始する。具体的に は、ソース電力の印加を開始する前にパイアス電力の印 加を開始する。または、バイアス電力の実効値が第1の 設定値に達した後にソース電力の実効値が第2の設定値 に達するようにソース電力及びパイアス電力の印加を行 なう。



#### 【特許請求の範囲】

【請求項1】 チャンバー内にプラズマを発生させるためのソース電力と、該プラズマ中のイオンを前記チャンパー内の被エッチング物に引き込むためのバイアス電力とを独立して制御できる二電源方式のドライエッチング装置を用いたドライエッチング方法であって、

前記チャンパー内に、少なくともシリコンを含む部材が 露出した基板を設置する工程と、

前記基板が設置された前記チャンパー内に少なくとも酸素を含むプロセスガスを導入する工程と、

前記ソース電力の印加により前記プロセスガスからなる プラズマを発生させると共に前記パイアス電力の印加に より該プラズマ中のイオンを前記部材に引き込むことに より、前記部材に対してエッチングを行なう工程とを備 え、

前記部材に対してエッチングを行なう工程は、前記部材 の表面における酸化が進行する前に前記パイアス電力の 印加を開始する工程を含むことを特徴とするドライエッ チング方法。

【請求項2】 前記部材に対してエッチングを行なう工程は、前記ソース電力の印加を開始する前に前記パイアス電力の印加を開始する工程を含むことを特徴とする請求項1に記載のドライエッチング方法。

【請求項3】 前記部材に対してエッチングを行なう工程は、前記パイアス電力の実効値が第1の設定値に達した後に前記ソース電力の実効値が第2の設定値に達するように前記ソース電力及びパイアス電力の印加を行なう工程を含むことを特徴とする請求項1に記載のドライエッチング方法。

【請求項4】 前記部材はシリコン基板、ポリシリコン 膜、アモルファスシリコン膜又はシリサイド膜であることを特徴とする請求項1に記載のドライエッチング方法。

【請求項5】 チャンパー内にプラズマを発生させるためのソース電力と、該プラズマ中のイオンを前記チャンパー内の被エッチング物に引き込むためのパイアス電力とを独立して制御できる二電源方式のドライエッチング装置を用いた半導体装置の製造方法であって、

シリコン基板上に、素子分離形成領域に開口部を有する マスクパターンを形成する工程と、

前記チャンパー内に、前記マスクパターンが形成された 前記シリコン基板を設置する工程と、

前記シリコン基板が設置された前記チャンパー内に少な くとも酸素を含むプロセスガスを導入する工程と、

前記ソース電力の印加により前記プロセスガスからなる プラズマを発生させると共に前記パイアス電力の印加に より該プラズマ中のイオンを前記シリコン基板に引き込 むことにより、前記シリコン基板に対してエッチングを 行なって前記シリコン基板に素子分離用溝を形成する工 程とを備え、 前記素子分離用溝を形成する工程は、前記シリコン基板 の露出部分における酸化が進行する前に前記パイアス電 力の印加を開始する工程を含むことを特徴とする半導体 装置の製造方法。

【請求項6】 前記素子分離用溝を形成する工程は、前記ソース電力の印加を開始する前に前記パイアス電力の印加を開始する工程を含むことを特徴とする請求項5に記載の半導体装置の製造方法。

【請求項7】 前記素子分離用溝を形成する工程は、前記パイアス電力の実効値が第1の設定値に達した後に前記ソース電力の実効値が第2の設定値に達するように前記ソース電力及びパイアス電力の印加を行なう工程を含むことを特徴とする請求項5に記載の半導体装置の製造方法。

【請求項8】 チャンバー内にプラズマを発生させるためのソース電力と、該プラズマ中のイオンを前記チャンパー内の被エッチング物に引き込むためのバイアス電力とを独立して制御できる二電源方式のドライエッチング装置を用いた半導体装置の製造方法であって、

基板上に少なくともシリコンを含む導電膜を形成する工程と、

前記導電膜上にゲート電極形成領域を覆うマスクパターンを形成する工程と、

前記チャンパー内に、前記導電膜及びマスクパターンが 形成された前記基板を設置する工程と、

前記基板が設置された前記チャンパー内に少なくとも酸素を含むプロセスガスを導入する工程と、

前記ソース電力の印加により前記プロセスガスからなる プラズマを発生させると共に前記パイアス電力の印加に より該プラズマ中のイオンを前記導電膜に引き込むこと により、前記導電膜に対してエッチングを行なって前記 導電膜からなるゲート電極を形成する工程とを備え、

前記ゲート電極を形成する工程は、前記導電膜の露出部分における酸化が進行する前に前記パイアス電力の印加を開始する工程を含むことを特徴とする半導体装置の製造方法。

【請求項9】 前記ゲート電極を形成する工程は、前記ソース電力の印加を開始する前に前記バイアス電力の印加を開始する工程を含むことを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項10】 前記ゲート電極を形成する工程は、前記パイアス電力の実効値が第1の設定値に達した後に前記ソース電力の実効値が第2の設定値に達するように前記ソース電力及びパイアス電力の印加を行なう工程を含むことを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項11】 前記導電膜はポリシリコン膜、アモルファスシリコン膜又はシリサイド膜であることを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項12】 チャンパー内にプラズマを発生させる

ためのソース電力と、該プラズマ中のイオンを前記チャンパー内の被エッチング物に引き込むためのパイアス電力とを独立して制御できる二電源方式のドライエッチング装置を用いた半導体装置の製造方法であって、

前記チャンパー内に、少なくともシリコンを含む部材が 露出した基板を設置した後、前記チャンパー内に第1の プロセスガスを導入し、その後、前記ソース電力の印加 により前記第1のプロセスガスからなる第1のプラズマ を発生させると共に前記パイアス電力の印加により該第 1のプラズマ中のイオンを前記部材に引き込むことによ り、前記部材に対してエッチングを行なう工程と、

前記部材に対してエッチングを行なう工程よりも後に、前記第1のプロセスガスを前記チャンバーから排気し、その後、前記チャンパー内に前記基板を設置したまま前記チャンパー内に少なくとも酸素を含む第2のプロセスガスを導入する工程と、

前記パイアス電力の印加を行なうことなく前記ソース電力の印加により前記第2のプロセスガスからなる第2のプラズマを発生させることにより、前記部材に対してエッチングを行なう工程において前記部材に生じたダメージ層を酸化する工程と、

前記基板を前記チャンパーから取り出した後、前記基板を洗浄することにより、酸化された前記ダメージ層を除去する工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項13】 前記部材はシリコン基板であり、 前記部材に対してエッチングを行なう工程は、前記シリコン基板に素子分離用溝を形成する工程を含み、

前記ダメージ層を酸化する工程は、前記シリコン基板に おける前記素子分離用溝の壁面近傍及び底面近傍に生じ た前記ダメージ層を酸化する工程を含むことを特徴とす る請求項12に記載の半導体装置の製造方法。

【請求項14】 前記部材は、前記基板上に形成された 少なくともシリコンを含む導電膜であり、

前記部材に対してエッチングを行なう工程は、前記基板上に前記導電膜からなるゲート電極を形成する工程を含み。

前記ダメージ層を酸化する工程は、前記ゲート電極の側面に生じた前記ダメージ層を酸化する工程を含むことを 特徴とする請求項12に記載の半導体装置の製造方法。

【請求項15】 前記導電膜はポリシリコン膜、アモルファスシリコン膜又はシリサイド膜であることを特徴とする請求項14に記載の半導体装置の製造方法。

【請求項16】 チャンパー内にプラズマを発生させるためのソース電力と、該プラズマ中のイオンを前記チャンパー内の被エッチング物に引き込むためのパイアス電力とを独立して制御できる二電源方式のドライエッチング装置を用いた半導体装置の製造方法であって、

前記チャンパー内に、素子分離用溝が形成されたシリコン基板を設置する工程と、

前記シリコン基板が設置された前記チャンパー内に少な くとも酸素を含むプロセスガスを導入する工程と、

前記パイアス電力の印加を行なうことなく前記ソース電力の印加により前記プロセスガスからなるプラズマを発生させることにより、前記シリコン基板における前記素子分離用溝の壁面近傍及び底面近傍を酸化してシリコン酸化膜を形成する工程と、

前記基板を前記チャンパーから取り出した後、前記シリコン酸化膜が形成された前記素子分離用溝に絶縁膜を埋め込んで素子分離を形成する工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項17】 前記素子分離を形成する工程は、前記素子分離用溝が完全に埋まるように前記シリコン基板上に前記絶縁膜を形成した後、前記絶縁膜の表面を含む前記シリコン基板の表面をCMP法により平坦化して前記絶縁膜における前記素子分離用溝の外側の部分を除去する工程を含むことを特徴とする請求項16に記載の半導体装置の製造方法。

【請求項18】 チャンパー内にプラズマを発生させるためのソース電力と、該プラズマ中のイオンを前記チャンパー内の被エッチング物に引き込むためのパイアス電力とを独立して制御できる二電源方式のドライエッチング装置であって、

前記パイアス電力の印加を開始する同時にタイマーを初期化して動作させるパイアス電力印加手段と、

前記タイマーにより測定された経過時間が所定の時間に達したときに前記ソース電力の印加を開始するソース電力印加手段とを備えていることを特徴とするドライエッチング装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、シリコンを含む部村に対するドライエッチング方法、該ドライエッチング方法を用いた半導体装置の製造方法、及び該ドライエッチング方法を行なうためのドライエッチング装置に関する。

### [0002]

【従来の技術】半導体装置の製造において、半導体素子の微細化及び高精度化のために、シリコンを含む部材(以下、シリコン含有部材)に対してドライエッチングを行なうときに、誘導結合型プラズマエッチング装置(ICP)等の二電源方式のドライエッチング装置が用いられている。二電源方式のドライエッチング装置の特徴は、チャンパー内に導入されたプロセスガスからるプラズマを発生させると共に該プラズマ密度を制御するための第1の電力(以下、ソース電力と称する)と、該プラズマ中のイオン(エッチング種)を被エッチング物に引き込むための第2の電力(以下、バイアス電力と称する)とを別々に制御しながら印加できることである。このため、二電源方式のドライエッチング装置を用いる

ことによって高精度な加工特性が得られる。尚、一般的に、二電源方式のドライエッチング装置においては、ソース電力は、チャンバー外壁に設けられたコイル等に印加されると共に、バイアス電力は、被エッチング物を載せるためにチャンパー内に設けられた試料台に印加される。

【0003】従来、シリコン基板に素子分離を形成する工程においては、窒化膜をマスクとしてシリコン基板を局所的に酸化することによって素子分離を形成するLOCOS(Local Oxidation of Silicon)法が用いられてきた。ところが、LOCOS法を用いた場合、微細化が進むに従って分離寸法が所望の寸法よりも大きくなり、その結果、活性領域の確保が困難になるという問題が生じてきた。そこで、シリコン基板に溝を形成した後、該溝に酸化膜を埋め込み、その後、酸化膜の表面を含むシリコン基板の表面をCMP(Chemical Mechanical Polishing)法により平坦化することによって素子分離を形成するSTI(Shallow Trench isolation)法が用いられるようになってきた。このとき、素子分離用溝の形成に前述の二電源方式のドライエッチング装置が利用されている。

【0004】以下、従来の半導体装置の製造方法、具体的には、二電源方式のドライエッチング装置を用いてシリコン基板に対してエッチングを行なって素子分離用溝を形成する方法について、図面を参照しながら説明する。

【0005】図11(a)~(d)は従来の半導体装置の製造方法の各工程を示す断面図である。

【0006】まず、図11(a)に示すように、シリコン基板80上に熱酸化により第1のシリコン酸化膜81を形成した後、第1のシリコン酸化膜81上にCVD法等の成膜方法を用いてシリコン窒化膜82を形成し、その後、シリコン窒化膜82上にフォトリソグラフィー法により、素子分離形成領域に開口部を有するレジストパターン83を形成する。

【 0 0 0 7 】次に、図 1 1 (b) に示すように、レジストパターン83をマスクとしてシリコン窒化膜82及び第1のシリコン酸化膜81に対してドライエッチングを行なって、シリコン窒化膜82及び第1のシリコン酸化膜81をそれぞれパターン化する。その後、レジストパターン83をアッシングにより除去した後、シリコン基板80を洗浄する。

【0008】次に、図11(c)に示すように、パターン化されたシリコン窒化膜82をマスクとしてシリコン基板80に対してドライエッチングを行なって、シリコン基板80に素子分離用溝84を形成する。ここで、図11(c)に示すドライエッチング工程について詳しく説明する。まず、ドライエッチング装置のチャンバー内(図示省略)に被エッチング物であるシリコン基板80を設置する。その後、チャンバー内を所定の真空度に達

するまで真空排気した後、チャンパー内にシリコン基板 80に対してエッチングを行なうために必要なガス(以 下、プロセスガスと称する)、具体的にはCl。又はH Br等のハロゲン含有ガスと酸素ガスとの混合ガスを導 入する。その後、ソース電力の印加を開始することによ ってプロセスガスからなるプラズマを発生させた後、バ イアス電力の印加を開始することによってプラズマ中の イオンをシリコン基板80に引き込む。これにより、プ ラズマ中のイオンとシリコン基板80の露出部分とが反 応して揮発性の反応生成物(例えばシリコンと塩素との 化合物) が形成される。このとき、チャンパー内の真空 排気により前述の揮発性の反応生成物をチャンパーから 排出することによってシリコン基板80に対するドライ エッチングが行なわれる。その後、シリコン基板80を 洗浄して、シリコン基板80に対するドライエッチング 時に形成された堆積物(例えば前述の揮発性の反応生成 物と酸素との化合物)を除去する。これにより、シリコ ン基板80に素子分離用溝84が形成される。

【0009】尚、図11(c)に示すドライエッチング 工程においては、分離寸法の微細化によりゲート電極の 加工とほぼ同程度の高い加工精度が要求されるために、 二電源方式のドライエッチング装置、例えば誘導結合型 プラズマエッチング装置等が用いられる。

【0010】次に、シリコン基板80における素子分離用溝84の壁面近傍及び底面近傍の表面準位を低減するために、該壁面近傍及び底面近傍を酸化炉を用いて熱酸化する。その後、シリコン窒化膜82の上にCVD法により第2のシリコン酸化膜85を素子分離用溝84が完全に埋まるように堆積した後、第2のシリコン酸化膜85の表面を合むシリコン窒化膜82の表面をCMP法により平坦化して素子分離用溝84の外側の第2のシリコン酸化膜85を除去する。その後、図11(d)に示すように、シリコン窒化膜82をウェットエッチングによりを除去すると共に、シリコン基板80を洗浄してシリコン基板80の表面に残存する第1のシリコン酸化膜81を除去する。これにより、素子分離用溝84に埋め込まれた第2のシリコン酸化膜85からなる素子分離が形成される。

【0011】以下、二電源方式のドライエッチング装置を用いた図11(c)に示すドライエッチング工程における従来のソース電力及びバイアス電力の印加方法(以下、従来のドライエッチング方法と称する)及びその作用について図面を参照しながら説明する。

【 O O 1 2 】図1 2 は、従来のドライエッチング方法におけるソース電力及びパイアス電力のそれぞれの実効値の時間変化の一例を示す図である。尚、図1 2 において、ソース電力の印加を開始した時刻を電力印加時刻の基準( O 秒) としている。また、本明細書において、電力の実効値とは、電極( パイアス電力の場合は試料台であり、ソース電力の場合はコイル等である) に実際に印

加されている電力における振動量の2乗の時間的平均値 の平方根を意味するものとする。

【0013】図12に示すように、バイアス電力の印加開始はソース電力の印加開始よりも1秒遅れて行なわれている。また、ソース電力の実効値は600Wに設定されている一方、バイアス電力の実効値は200Wに設定されている。

【0014】図13(a)~(c)は、従来のドライエッチング方法の作用を示す図、具体的には、図11(c)に示すドライエッチング工程におけるドライエッチング装置のチャンパー内の状態の変化を示す図であり、(a)はチャンバー内にプロセスガスを導入した直後の状態を示しており、(b)はソース電力の印加を開始した直後の状態を示しており、(c)はバイアス電力の印加を開始した直後の状態を示している。尚、図13(a)~(c)において、シリコン基板上のシリコン窒化膜等の図示を省略していると共に、チャンパー内の試

【0015】まず、図13(a)に示すように、被エッチング物であるシリコン基板80をドライエッチング装置のチャンバー86内に設置した後、チャンバー86内を所定の真空度に達するまで真空排気し、その後、チャンバー86内にシリコン基板80に対してエッチングを行なうために必要なプロセスガス87を導入する。次に、図13(b)に示すように、ソース電力を印加することによってプロセスガス87からなるプラズマ87Aを発生させた後、図13(c)に示すように、バイアス電力を印加することによってプラズマ87A中のイオン88をシリコン基板80に引き込む。

料台等の図示を省略している。

【0016】すなわち、二電源方式のドライエッチング 装置は、プロセスガスからなるプラズマの発生及び該プラズマ密度の調整と、該プラズマ中のイオンの被エッチング物への引き込みとをそれぞれ独立して制御できる。このため、二電源方式のドライエッチング装置を用いた従来のドライエッチング方法においては、まずソース電力の印加によってプロセスガスからなるプラズマを発生させてから、バイアス電力の印加によってプラズマ中のイオンを被エッチング物に引き込むことによって、被エッチング物に対してエッチングを行なっている。

#### [0017]

【発明が解決しようとする課題】しかしながら、従来のドライエッチング方法を用いて例えばシリコン基板に素子分離用溝を形成すると、図14に示すように、エッチングが途中で停止してしまい、その結果、所望の分離深さを有する素子分離用溝を形成できなくなるという問題が生じる。尚、図14は、図11(c)に示すドライエッチング工程でエッチングが途中で停止してしまった状態を示している。また、図14において、図11(c)と同一の部材には同一の符号を付している。

【0018】また、従来のドライエッチング方法を被工

ッチング物であるシリコン基板等に用いた場合、エッチングに起因してシリコン基板等にダメージ層が生じる結果、半導体装置の電気的特性等が劣化してしまうという問題が生じる。

【0019】さらに、従来のドライエッチング方法を用いて例えばシリコン基板に素子分離用溝を形成したときには、シリコン基板における素子分離用溝の壁面近傍及び底面近傍の表面準位を低減するために、該壁面近傍及び底面近傍を酸化炉を用いて熱酸化する必要がある一方、酸化炉の使用に伴い半導体装置の製造コストが増大してしまうという問題が生じる。

【0020】前記に鑑み、本発明は、二電源方式のドライエッチング装置を用いてシリコン含有部材に対してエッチングを行なうときにエッチングが途中で停止してしまうことを防止できるようにすることを第1の目的とし、ドライエッチング時にシリコン含有部材に生じるダメージ層に起因して半導体装置の電気的特性が劣化することを防止できるようにすることを第2の目的とし、シリコン基板における素子分離用溝の壁面近傍及び底面近傍の表面準位を低コストで低減できるようにすることを第3の目的とする。

#### [0021]

【課題を解決するための手段】前記の第1の目的を達成するために、本願発明者らは、従来のドライエッチング方法におけるエッチング停止(図14参照)の原因について検討を加えたところ、以下に述べるような知見を得た。

【0022】図15(a)~(c)は従来のドライエッチング方法におけるエッチング停止が生じる様子、具体的には、図11(c)に示すドライエッチング工程の各タイミングにおけるドライエッチング装置のチャンパー内の状態を示す図であり、(a)はプロセスガスが導入されたチャンパー内においてソース電力の印加を開始した直後の状態を示しており、(b)はパイアス電力の印加を継続したときの状態を示しており、(c)はパイアス電力の印加を開始した直後の状態を示している。尚、図15(a)~(c)において、シリコン基板上のシリコン窒化膜等の図示を省略していると共に、チャンパー内の試料台等の図示を省略している。

【0023】まず、図15(a)に示すように、被エッチング物であるシリコン基板80をドライエッチング装置のチャンバー86内に設置した後、チャンバー86内を所定の真空度に達するまで真空排気し、その後、チャンバー86内にシリコン基板80に対してエッチングを行なうために必要なプロセスガス87(例えばハロゲン含有ガスと酸素ガスとの混合ガス)を導入した後、ソース電力を印加することによってプロセスガス87からなるプラズマ87Aを発生させる。

【0024】次に、図15(b)に示すように、パイア

ス電力の印加開始前にソース電力の印加を継続すると、プラズマ87A中にエッチング種となるイオン88と共に活性な酸素(以下、酸素ラジカルと称する)89が発生する。このとき、酸素ラジカル89とシリコン基板80の露出部分とが反応して、シリコン基板80上に薄いシリコン酸化膜90が形成される。

【0025】次に、図15(c)に示すように、パイアス電力を印加することによってプラズマ87A中のイオン88をシリコン基板80に引き込む。しかしながら、被エッチング物であるシリコン基板80の上にシリコン酸化膜90が形成されていると共に、シリコン酸化膜のエッチング速度がシリコンのエッチング速度の約100分の1であるので、シリコン基板80に対するエッチングがほとんど進行しない。

【0026】本願発明者らは、従来のドライエッチング 方法におけるエッチング停止のメカニズム(図15 (a)~(c)参照)を検証するために、以下に説明す る2つの実験を行なった。

【0027】まず、第1の実験において、バイアス電力の印加開始前にソース電力の印加を継続した場合におけるシリコン基板表面の酸化を検証するために、ソース電力の印加のみによって生成されたプラズマにシリコン基板を一定時間曝しながらシリコン基板表面に形成されるシリコン酸化膜の膜厚を測定した。このとき、二電源方式のドライエッチング装置として誘導結合型プラズマエッチング装置を用いると共に、ソース電力及びバイアス電力のそれぞれの実効値を600W及び0Wに設定した。また、プロセスガスとして $C_1$ 2 ガスと $C_2$ 2 ガスとの混合ガス(圧力:7 Pa、 $C_1$ 2 ガス流量:150ml/min、 $C_2$ 7 ガス流量:6 ml/min、 $C_2$ 7 がス流量:6 ml/min、 $C_2$ 7 がス流量:6 ml/min、 $C_3$ 7 が表

【0028】図16は第1の実験の結果、具体的には、 シリコン基板表面における酸化膜厚(縦軸)のソース電 カ印加時間(横軸)に対する依存性を示している。

【0029】図16に示すように、パイアス電力の印加 開始前にソース電力の印加を開始すると、ソース電力印 加時間の経過に伴ってシリコン基板表面が厚く酸化され ていくことが判明した。

【0030】次に、第2の実験において、ソース電力及びパイアス電力のそれぞれの印加開始タイミングとシリコン基板に対するエッチングの停止との関係を検証するために、ソース電力の印加開始タイミングとパイアス電力の印加開始タイミングとを色々変えながらシリコン基板に対してドライエッチングを行なったときのシリコン基板のエッチング深さ(以下、シリコン削れ量と称する)を測定した。このとき、第2の実験の対象となる試料として、図11(a)及び(b)に示す従来の半導体装置の製造方法によって形成されたシリコン基板(素子分離形成用マスクパターンとなるシリコン窒化膜82が形成されたシリコン基板80)を用いた。また、第2の

実験におけるシリコン削れ量の目標値を300 n mに設定した。また、二電源方式のドライエッチング装置として誘導結合型プラズマエッチング装置を用いると共に、ソース電力及びパイアス電力のそれぞれの実効値を60 OW及び200 Wに設定した。さらに、プロセスガスとして $C_1$  ガスと $C_2$  ガスとの $C_3$  ガスとの混合ガス(圧力: $C_4$  ガス流量: $C_4$  ガス流量: $C_5$  ガス流量: $C_7$  ガス流量: $C_7$  ガス流量: $C_7$  がス流量: $C_7$  がス流量: $C_7$  がス流量: $C_7$  がス流量: $C_7$  がス流量: $C_7$  がス流量: $C_7$  がス流

【0031】尚、第2の実験においては、ソース電力の 印加開始時刻を基準時刻として、バイアス電力の印加開 始時刻を基準時刻からの遅延時間(バイアス電力の印加 開始時刻がソース電力の印加開始時刻よりも早い場合に は負の値をとる)によって表した。

【0032】図17は第2の実験の結果、具体的には、シリコン削れ量(縦軸)の遅延時間(横軸)に対する依存性を示している。

【 O O 3 3 】 図 1 7 に示すように、パイアス電力の印加開始前にソース電力の印加を開始すると、シリコン基板に対するエッチングの停止が発生することが判明した。 具体的には、ソース電力の印加開始によりプラズマを発生させてからパイアス電力の印加を開始するまでの時間、つまりソース電力の印加開始時刻からシリコン基板に対するエッチングの開始時刻までの時間が僅かであっても、シリコン基板表面の酸化が生じ、その結果、シリコン基板に対するエッチングが停止してしまう。

【0034】図16及び図17に示した結果から、本願 発明者らは、前記の第1の目的を達成するためには、つ まりシリコン含有部材に対するドライエッチングが途中 で停止してしまうことを防止するためには、シリコン含 有部材に対してドライエッチングを行なうときに、シリ コン含有部材表面を酸化させないことが重要であること を見出した。また、シリコン含有部材表面を酸化させな いための具体的な方法として、二電源方式のドライエッ チング装置においてソース電力の印加開始前にパイアス 電力の印加を開始する方法を着想した。ところで、一般 に、印加電力の実効値に対する設定値が大きくなるに従 って、該電力の印加開始からその実効値が設定値に達す るまでに要する時間が長くなる。このため、パイアス電 力の実効値に対する設定値(第1の設定値)よりもソー ス電力の実効値に対する設定値(第2の設定値)が高い 場合においてバイアス電力の印加開始と同時に又はバイ アス電力の印加開始前にソース電力の印加を開始する場 合であっても、バイアス電力の実効値が第1の設定値に 達した後にソース電力の実効値が第2の設定値に達する ならば、前述の「ソース電力の印加開始前にパイアス電 力の印加を開始する方法」と同等の効果が得られる。

【0035】また、本願発明者らは、二電源方式のドライエッチング装置を用いてシリコン含有部材に対してエッチングを行なう場合、該エッチングに引き続いて同じ二電源方式のドライエッチング装置を用いてバイアス電

カを印加することなくソース電力を印加することにより、エッチング時にシリコン含有部材に生じたダメージ層を酸化し、その後、酸化されたダメージ層を基板洗浄により除去することによって、前記の第2の目的を達成できること、つまり半導体装置の電気的特性の劣化を防止できることに着想した。

【0036】さらに、本願発明者らは、二電源方式のドライエッチング装置でパイアス電力を印加することなくソース電力を印加して、シリコン基板における素子分離用溝の壁面近傍及び底面近傍を酸化することによって、前記の第3の目的を達成できること、つまりシリコン基板における素子分離用溝の壁面近傍及び底面近傍の表面準位を酸化炉を用いることなく低コストで低減できることに着想した。

【0037】本発明は、以上に説明した知見に基づきな されたものであって、具体的には、前記の第1の目的を 達成するために、本発明に係るドライエッチング方法 は、チャンパー内にプラズマを発生させるためのソース 電力と、該プラズマ中のイオンをチャンパー内の被エッ チング物に引き込むためのパイアス電力とを独立して制 御できる二電源方式のドライエッチング装置を用いたド ライエッチング方法を前提とし、チャンパー内に、少な くともシリコンを含む部材が露出した基板を設置するエ 程と、基板が設置されたチャンパー内に少なくとも酸素 を含むプロセスガスを導入する工程と、ソース電力の印 加によりプロセスガスからなるプラズマを発生させると 共にパイアス電力の印加により該プラズマ中のイオンを 部材に引き込むことにより、部材に対してエッチングを 行なう工程とを備え、部材に対してエッチングを行なう 工程は、部材の表面における酸化が進行する前にパイア ス電力の印加を開始する工程を含む。

【0038】本発明のドライエッチング方法によると、被エッチング物であるシリコン含有部材に対して二電源方式のドライエッチング装置を用いてエッチングを行なうときに、シリコン含有部材の表面における酸化が進行する前にパイアス電力の印加を開始する。このため、プラズマ中のイオンのシリコン含有部材への引き込みが、シリコン含有部材の表面に形成される酸化膜によって阻害されることがないので、シリコン含有部材に対するドライエッチングが途中で停止してしまうことを確実に防止できる。

【0039】本発明のドライエッチング方法において、 部材に対してエッチングを行なう工程は、ソース電力の 印加を開始する前にパイアス電力の印加を開始する工程 を含むことが好ましい。

【0040】このようにすると、ソース電力の印加により発生したプラズマ中の酸素ラジカルによってシリコン含有部材の表面が酸化される前に、プラズマ中のイオンをシリコン含有部材に確実に引き込み、それによってシリコン含有部材に対して確実にエッチングを行なうこと

ができる。

【 O O 4 1 】本発明のドライエッチング方法において、 部材に対してエッチングを行なう工程は、パイアス電力 の実効値が第1の設定値に達した後にソース電力の実効 値が第2の設定値に達するようにソース電力及びパイア ス電力の印加を行なう工程を含むことが好ましい。

【0042】このようにすると、ソース電力の印加により発生したプラズマ中の酸素ラジカルによってシリコン含有部材の表面が酸化される前に、プラズマ中のイオンをシリコン含有部材に確実に引き込み、それによってシリコン含有部材に対して確実にエッチングを開始することができる。具体的には、ソース電力の第1の設定値がバイアス電力の印加開始と同時に又はバイアス電力の印加開始と同時に又はバイアス電力の印加開始しても、ソース電力の印加を開始しても、ソース電力の実効値が第2の設定値に達する時点がバイアス電力の実効値が第1の設定値に達する時点よりも後になる。従って、このような場合には、バイアス電力の印加開始後にソース電力の印加を開始する場合と同等の効果が得られる。

【0043】本発明のドライエッチング方法において、シリコン含有部材としてシリコン基板、ポリシリコン 膜、アモルファスシリコン膜又はシリサイド膜等を用いてもよい。

【0044】前記の第1の目的を達成するために、本発 明に係る第1の半導体装置の製造方法は、チャンパー内 にプラズマを発生させるためのソース電力と、該プラズ マ中のイオンをチャンパー内の被エッチング物に引き込 むためのパイアス電力とを独立して制御できる二電源方 式のドライエッチング装置を用いた半導体装置の製造方 法を前提とし、シリコン基板上に、素子分離形成領域に 開口部を有するマスクパターンを形成する工程と、チャ ンパー内に、マスクパターンが形成されたシリコン基板 を設置する工程と、シリコン基板が設置されたチャンパ 一内に少なくとも酸素を含むプロセスガスを導入する工 程と、ソース電力の印加によりプロセスガスからなるプ ラズマを発生させると共にパイアス電力の印加により該 プラズマ中のイオンをシリコン基板に引き込むことによ り、シリコン基板に対してエッチングを行なってシリコ ン基板に素子分離用溝を形成する工程とを備え、素子分 離用溝を形成する工程は、シリコン基板の露出部分にお ける酸化が進行する前にバイアス電力の印加を開始する 工程を含む。

【0045】第1の半導体装置の製造方法によると、シリコン基板に対して二電源方式のドライエッチング装置を用いてエッチングを行なって素子分離用溝を形成するときに、シリコン基板の露出部分における酸化が進行する前にパイアス電力の印加を開始する。このため、プラズマ中のイオンのシリコン基板への引き込みが、シリコン基板の表面に形成される酸化膜によって阻害されるこ

とがないので、シリコン基板に対するドライエッチング が途中で停止してしまうことを確実に防止できる。従っ て、シリコン基板に所望の分離深さを有する素子分離用 溝を形成できる。

【0046】第1の半導体装置の製造方法において、素子分離用溝を形成する工程は、ソース電力の印加を開始する前にパイアス電力の印加を開始する工程を含むことが好ましい。

【0047】このようにすると、ソース電力の印加により発生したプラズマ中の酸素ラジカルによってシリコン基板の表面が酸化される前に、プラズマ中のイオンをシリコン基板に確実に引き込み、それによってシリコン基板に対して確実にエッチングを行なうことができる。

【0048】第1の半導体装置の製造方法において、素子分離用溝を形成する工程は、パイアス電力の実効値が第1の設定値に達した後にソース電力の実効値が第2の設定値に達するようにソース電力及びパイアス電力の印加を行なう工程を含むことが好ましい。

【0049】このようにすると、ソース電力の印加により発生したプラズマ中の酸素ラジカルによってシリコン基板の表面が酸化される前に、プラズマ中のイオンをシリコン基板に確実に引き込み、それによってシリコン基板に対して確実にエッチングを行なうことができる。

【0050】前記の第1の目的を達成するために、本発 明に係る第2の半導体装置の製造方法は、チャンパー内 にプラズマを発生させるためのソース電力と、該プラズ マ中のイオンをチャンパー内の被エッチング物に引き込 むためのバイアス電力とを独立して制御できる二電源方 式のドライエッチング装置を用いた半導体装置の製造方 法を前提とし、基板上に少なくともシリコンを含む導電 膜を形成する工程と、導電膜上にゲート電極形成領域を 覆うマスクパターンを形成する工程と、チャンパー内 に、導電膜及びマスクパターンが形成された基板を設置 する工程と、基板が設置されたチャンパー内に少なくと も酸素を含むプロセスガスを導入する工程と、ソース電 カの印加によりプロセスガスからなるプラズマを発生さ せると共にパイアス電力の印加により該プラズマ中のイ オンを導電膜に引き込むことにより、導電膜に対してエ ッチングを行なって導電膜からなるゲート電極を形成す る工程とを備え、ゲート電極を形成する工程は、導電膜 の露出部分における酸化が進行する前にパイアス電力の 印加を開始する工程を含む。

【0051】第2の半導体装置の製造方法によると、基板上に形成されたシリコン含有導電膜に対して二電源方式のドライエッチング装置を用いてエッチングを行なってゲート電極を形成するときに、シリコン含有導電膜の露出部分における酸化が進行する前にバイアス電力の印加を開始する。このため、プラズマ中のイオンのシリコン含有導電膜への引き込みが、シリコン含有導電膜の表面に形成される酸化膜によって阻害されることがないの

で、シリコン含有導電膜に対するドライエッチングが途中で停止してしまうことを確実に防止できる。従って、 所望の寸法を有するゲート電極を形成できる。

【0052】第2の半導体装置の製造方法において、ゲート電極を形成する工程は、ソース電力の印加を開始する前にパイアス電力の印加を開始する工程を含むことが好ましい。

【0053】このようにすると、ソース電力の印加により発生したプラズマ中の酸素ラジカルによってシリコン含有導電膜の表面が酸化される前に、プラズマ中のイオンをシリコン含有導電膜に確実に引き込み、それによってシリコン含有導電膜に対して確実にエッチングを行なうことができる。

【0054】第2の半導体装置の製造方法において、ゲート電極を形成する工程は、パイアス電力の実効値が第1の設定値に達した後にソース電力の実効値が第2の設定値に達するようにソース電力及びパイアス電力の印加を行なう工程を含むことが好ましい。

【0055】このようにすると、ソース電力の印加により発生したプラズマ中の酸素ラジカルによってシリコン含有導電膜の表面が酸化される前に、プラズマ中のイオンをシリコン含有導電膜に確実に引き込み、それによってシリコン含有導電膜に対して確実にエッチングを行なうことができる。

【0056】第2の半導体装置の製造方法において、シリコン含有導電膜としてポリシリコン膜、アモルファスシリコン膜又はシリサイド膜等を用いてもよい。

【0057】前記の第2の目的を達成するために、本発 明に係る第3の半導体装置の製造方法は、チャンパー内 にプラズマを発生させるためのソース電力と、該プラズ マ中のイオンをチャンパー内の被エッチング物に引き込 むためのバイアス電力とを独立して制御できる二電源方 式のドライエッチング装置を用いた半導体装置の製造方 法を前提とし、チャンパー内に、少なくともシリコンを 含む部材が露出した基板を設置した後、チャンパー内に 第1のプロセスガスを導入し、その後、ソース電力の印 加により第1のプロセスガスからなる第1のプラズマを 発生させると共にパイアス電力の印加により該第1のプ ラズマ中のイオンを部材に引き込むことにより、部材に 対してエッチングを行なう工程と、部材に対してエッチ ングを行なう工程よりも後に、第1のプロセスガスをチ ャンパーから排気し、その後、チャンパー内に基板を設 置したままチャンパー内に少なくとも酸素を含む第2の プロセスガスを導入する工程と、パイアス電力の印加を 行なうことなくソース電力の印加により第2のプロセス ガスからなる第2のプラズマを発生させることにより、 部材に対してエッチングを行なう工程において部材に生 じたダメージ層を酸化する工程と、基板をチャンパーか ら取り出した後、基板を洗浄することにより、酸化され たダメージ層を除去する工程とを備えている。

【0058】第3の半導体装置の製造方法によると、二電源方式のドライエッチング装置を用いてシリコン含有部材に対してエッチングを行なった後、同じ二電源方式のドライエッチングを行なった後、同じ二電源方式することなくソース電力を印加することにより、ドライエッチング時にシリコン含有部材に生じたダメージ層を基板洗浄によっての後、酸化されたダメージ層を基板洗浄にコン含有部材に生じるダメージ層に起因して半導体装置の管は、また、酸化炉に対えて、ドライエッチング時に使用された二電源方式のドライエッチング装置を用いることによってダメージ層の酸化を行なえるので、半導体装置の製造コストを大幅に削減することができる。

【0059】第3の半導体装置の製造方法において、部村はシリコン基板であり、部村に対してエッチングを行なう工程は、シリコン基板に素子分離用溝を形成する工程を含み、ダメージ層を酸化する工程は、シリコン基板における素子分離用溝の壁面近傍及び底面近傍に生じたダメージ層を酸化する工程を含むことが好ましい。

【0060】このようにすると、シリコン基板に対してドライエッチングを行なって素子分離用溝を形成したときに、シリコン基板における素子分離用溝の壁面近傍及び底面近傍に生じたダメージ層を低コストで除去できる。

【0061】第3の半導体装置の製造方法において、部村は、基板上に形成された少なくともシリコンを含む導電膜であり、部村に対してエッチングを行なう工程は、基板上に導電膜からなるゲート電極を形成する工程を含み、ダメージ層を酸化する工程は、ゲート電極の側面に生じたダメージ層を酸化する工程を含むことが好ましい。

【0062】このようにすると、基板上に形成されたシリコン含有導電膜に対してドライエッチングを行なってゲート電極を形成したときに、ゲート電極の側面に生じたダメージ層を低コストで除去できる。

【0063】また、この場合、シリコン含有導電膜としてポリシリコン膜、アモルファスシリコン膜又はシリサイド膜等を用いてもよい。

【0064】前記の第3の目的を達成するために、本発明に係る第4の半導体装置の製造方法は、チャンパー内にプラズマを発生させるためのソース電力と、該プラズマ中のイオンをチャンパー内の被エッチング物に引き込むためのパイアス電力とを独立して制御できる二電源方式のドライエッチング装置を用いた半導体装置の製造方法を前提とし、チャンパー内に、素子分離用溝が形成されたシリコン基板を設置する工程と、シリコン基板が設置されたチャンパー内に少なくとも酸素を含むプロセスガスを導入する工程と、バイアス電力の印加を行なうことなくソース電力の印加によりプロセスガスからなるプ

ラズマを発生させることにより、シリコン基板における 素子分離用溝の壁面近傍及び底面近傍を酸化してシリコ ン酸化膜を形成する工程と、基板をチャンバーから取り 出した後、シリコン酸化膜が形成された素子分離用溝に 絶縁膜を埋め込んで素子分離を形成する工程とを備えて いる。

【0065】第4の半導体装置の製造方法によると、二 電源方式のドライエッチング装置を用いてバイアス電力 を印加することなくソース電力を印加することにより、 シリコン基板における素子分離用溝の壁面近傍及び底面 近傍を酸化してシリコン酸化膜を形成する。このため、 酸化炉を用いることなく、シリコン基板における素子分 離用溝の壁面近傍及び底面近傍の表面準位を低減でき る。また、酸化炉を用いることなく、素子分離用溝のコ ーナ部を丸めて素子分離の絶縁破壊耐圧を向上させるこ とができる。従って、半導体装置の製造コストを大幅に 削減することができる。尚、第4の半導体装置の製造方 法において、シリコン基板における素子分離用溝の壁面 近傍及び底面近傍を、ドライエッチング時に生じたダメ 一ジ層よりも深く酸化することによって、ダメージ層除 去のための酸化と、表面準位低減及び絶縁破壊耐圧向上 のための酸化とを同時に行なうことができる。この場 合、酸化されたダメージ層を除去するための洗浄工程を 省略できる。

【0066】第4の半導体装置の製造方法のうちの素子分離を形成する工程において、素子分離用溝が完全に埋まるようにシリコン基板上に絶縁膜を形成した後、絶縁膜の表面を含むシリコン基板の表面をCMP法により平坦化して絶縁膜における素子分離用溝の外側の部分を除去してもよい。

【0067】前記の第1の目的を達成するために、本発明に係るドライエッチング装置は、チャンパー内にプラズマを発生させるためのソース電力と、該プラズマ中のイオンをチャンパー内の被エッチング物に引き込むためのパイアス電力とを独立して制御できる二電源方式のドライエッチング装置を前提とし、パイアス電力の印加を開始する同時にタイマーを初期化して動作させるパイアス電力印加手段と、タイマーにより測定された経過時間が所定の時間に達したときにソース電力の印加を開始するソース電力印加手段とを備えている。

【0068】本発明のドライエッチング装置によると、バイアス電力印加手段によりバイアス電力の印加が開始されてからの経過時間が所定の時間に達したときに、ソース電力印加手段によりソース電力の印加が開始される。すなわち、ソース電力の印加が開始される前に必ずバイアス電力の印加が開始される。このため、酸素を含むプロセスガスを用いて被エッチング物であるシリコン含有部材に対してエッチングを行なう場合であっても、ソース電力の印加により発生したプラズマ中の酸素ラジカルによってシリコン含有部材が酸化される前に、バイ

アス電力の印加を開始してプラズマ中のイオンをシリコン含有部材に確実に引き込むことができる。その結果、プラズマ中のイオンのシリコン含有部材への引き込みが、シリコン含有部材の表面に形成される酸化膜によって阻害されることがないので、シリコン含有部材に対するドライエッチングが途中で停止してしまうことを確実に防止できる。

#### [0069]

【発明の実施の形態】 (第1の実施形態) 以下、本発明の第1の実施形態に係る半導体装置の製造方法について 図面を参照しながら説明する。

【0070】図1(a)~(d)は第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【0071】まず、図1(a)に示すように、シリコン 基板10上に例えば熱酸化により第1のシリコン酸化膜 11を形成した後、第1のシリコン酸化膜11上に例えばCVD法等の成膜方法を用いてシリコン窒化膜12を 形成し、その後、シリコン窒化膜12上にフォトリソグラフィー法により、素子分離形成領域に開口部を有する レジストパターン13を形成する。

【0072】次に、図1(b)に示すように、レジストパターン13をマスクとしてシリコン窒化膜12及び第1のシリコン酸化膜11に対してドライエッチングを行なって、シリコン窒化膜12及び第1のシリコン酸化膜11をそれぞれパターン化する。その後、アッシングによりレジストパターン13を除去した後、シリコン基板10を洗浄する。

【0073】次に、図1(c)に示すように、パターン 化されたシリコン窒化膜12をマスクとしてシリコン基 板10に対してドライエッチングを行なって、シリコン 基板10に素子分離用溝14を形成する。ここで、図1 (c) に示すドライエッチング工程について詳しく説明 する。まず、ドライエッチング装置のチャンバー内(図 示省略)に被エッチング物であるシリコン基板 10を設 置する。その後、チャンバー内を所定の真空度に達する まで真空排気した後、チャンパー内にシリコン基板10 に対してエッチングを行なうために必要なプロセスガ ス、例えばハロゲン含有ガスと酸素ガスとの混合ガスを 導入する。その後、パイアス電力の印加を開始すること によってプロセスガスからなる第1のプラズマを発生さ せると同時に該第1のプラズマ中のイオンをシリコン基 板10に引き込む。その後、パイアス電力の印加を継続 しながらソース電力の印加を開始することによってプロ セスガスからなる第2のプラズマを発生させると共に該 第2のプラズマ中のイオンをシリコン基板10に引き込 む。これにより、プラズマ中のイオンとシリコン基板1 Oの露出部分とが反応して揮発性の反応生成物が形成さ れる。このとき、チャンパー内の真空排気により前述の 揮発性の反応生成物をチャンパーから排出することによ ってシリコン基板10に対するドライエッチングが行な われる。その後、シリコン基板10をチャンパーから取り出した後、シリコン基板10を洗浄して、シリコン基板10に対するドライエッチング時に形成された堆積物を除去する。これにより、シリコン基板10に素子分離用溝14が形成される。

【0074】尚、図1 (c) に示すドライエッチングエ 程においては、分離寸法の微細化によりゲート電極の加 エとほぼ同程度の高い加工精度が要求されるために、二 電源方式のドライエッチング装置、例えば誘導結合型プ ラズマエッチング装置を用いると共に、ソース電力及び バイアス電力のそれぞれの実効値を例えば600W及び 200Wに設定する。また、プロセスガスとして例えば Cl, ガスとO, ガスとの混合ガス(圧力:7Pa、C 1。ガス流量:150ml/min、O。ガス流量:6 ml/min) を用いる。さらに、パイアス電力の印加 開始をソース電力の印加開始よりも例えば1秒早く行な う。図2は、図1 (c) に示すドライエッチング工程に おけるソース電力及びパイアス電力のそれぞれの実効値 の時間変化の一例を示す図である。但し、図2におい て、ソース電力の印加を開始した時刻を電力印加時刻の 基準(O秒)としている。

【0075】次に、シリコン基板10における素子分離 用溝14の壁面近傍及び底面近傍の表面準位を低減する ために、該壁面近傍及び底面近傍を酸化する。その後、 シリコン窒化膜12の上に例えばCVD法により第2の シリコン酸化膜15を素子分離用溝14が完全に埋まる ように堆積した後、第2のシリコン酸化膜15の表面を 含むシリコン窒化膜12の表面をCMP法により平坦化 して素子分離用溝14の外側の第2のシリコン酸化膜1 5を除去する。その後、図1 (d) に示すように、シリ コン窒化膜12をウエットエッチングによりを除去する と共に、シリコン基板10を洗浄してシリコン基板10 の表面に残存する第1のシリコン酸化膜11を除去す る。これにより、素子分離用溝14に埋め込まれた第2 のシリコン酸化膜15からなる素子分離が形成される。 【0076】以下、第1の実施形態に係る半導体装置の 製造方法の特徴である、二電源方式のドライエッチング 装置を用いた図1(c)に示すドライエッチング工程に おけるソース電力及びバイアス電力の印加方法(以下、 本発明のドライエッチング方法と称する)、つまりソー ス電力の印加を開始する前にバイアス電力の印加を開始 する方法の作用について、図面を参照しながら説明す

【〇〇77】図3(a)~(c)は、本発明のドライエッチング方法の作用を示す図、具体的には、図1(c)に示すドライエッチング工程におけるドライエッチング 装置のチャンパー内の状態の変化を示す図であり、

(a) はチャンバー内にプロセスガスを導入した直後の 状態を示しており、(b) はバイアス電力の印加を開始 した直後の状態を示しており、(c) はソース電力の印

る。

加を開始した直後の状態を示している。尚、図3 (a) ~ (c) において、シリコン基板上のシリコン窒化膜等の図示を省略していると共に、チャンパー内の試料台等の図示を省略している。

【0078】まず、図3(a)に示すように、被エッチング物であるシリコン基板10をドライエッチング装置のチャンパー17内に設置した後、チャンパー17内に設置した後、チャンパー17内にシリコン基板10に対してエッチングを行なうために必要なプロセスガス18を導入する。次に、図3(b)に示すように、バイアス電力を印加することによってプロセスガス18からなる第1のプラズマ18A中のイオン19をシリコン基板10に引き込む。その後、バイアス電力の印加を継続しながらソース電力を印加することによってプロセスガス18からなる第2のプラズマ18Bを発生させると共に該第2のプラズマ18B中のイオン19をシリコン基板10に引き込む。

【0079】すなわち、二電源方式のドライエッチング 装置を用いた従来のドライエッチング方法においてはソ 一ス電力の印加を開始してからバイアス電力の印加を開 始したが、二電源方式のドライエッチング装置を用いた 本発明のドライエッチング方法においてはバイアス電力 の印加を開始してからソース電力の印加を開始する。そ の結果、本発明のドライエッチング方法においては、従 来のドライエッチング方法(図15(a)~(c)参 照)において見られたような、プラズマ中のイオンのシ リコン基板への引き込みによるエッチングが始まる前に プラズマ中の酸素ラジカル (活性な酸素) とシリコン基 板の露出部分とが反応してシリコン基板上に酸化膜が形 成される事態を回避することができる。言い換えると、 本発明のドライエッチング方法においては、プラズマ中 の酸素ラジカルと被エッチング物であるシリコン基板と が反応する前に、プラズマ中のイオンをシリコン基板の 方向へ加速させ、それによってシリコン基板に対するエ ッチングを開始することができる。具体的には、本発明 のドライエッチング方法においてソース電力の印加を開 始する前にパイアス電力の印加を開始することにより、 バイアス電力によって加速運動をするイオンが、ランダ ム運動をする酸素ラジカルよりも早くシリコン基板に到 達するので、シリコン基板上に酸化膜が形成されてシリ コン基板に対するエッチングが停止してしまうことを防 止できる。

【0080】以上に説明したように、第1の実施形態によると、シリコン基板10に対して二電源方式のドライエッチング装置を用いてエッチングを行なって素子分離用溝14を形成するときに、ソース電力の印加を開始する前にバイアス電力の印加を開始する。このため、ソース電力の印加により発生したプラズマ中の酸素ラジカルによってシリコン基板10の露出部分が酸化される前

に、バイアス電力の印加を開始してプラズマ中のイオンをシリコン基板10に確実に引き込むことができる。その結果、プラズマ中のイオンのシリコン基板10への引き込みが、シリコン基板10の表面に形成される酸化膜によって阻害されることがないので、シリコン基板10に対するドライエッチングが途中で停止してしまうことを確実に防止できる。従って、シリコン基板10に所望の分離深さを有する素子分離用溝14を形成できる。

【0081】尚、第1の実施形態において、二電源方式のドライエッチング装置として誘導結合型プラズマエッチング装置を用いたが、これに代えて、電子サイクロン共鳴型(ECR)、容量結合型プラズマ2周波型又は表面波プラズマ型(SWP)等の他の二電源方式のドライエッチング装置を用いてもよい。

【〇〇82】また、第1の実施形態において、ソース電 力の印加を開始する前にパイアス電力の印加を開始した が、これに代えて、バイアス電力の実効値に対する第1 の設定値よりもソース電力の実効値に対する第2の設定 値が高い場合においてバイアス電力の印加開始と同時に 又はバイアス電力の印加開始前にソース電力の印加を開 始する場合に、バイアス電力の実効値が第1の設定値に 達した後にソース電力の実効値が第2の設定値に達する ようにソース電力及びパイアス電力の印加を行なっても よい。図4は、バイアス電力の実効値に対する第1の設 定値よりもソース電力の実効値に対する第2の設定値が 高い場合においてバイアス電力の印加開始と同時にソー ス電力の印加を開始する場合における、ソース電力及び パイアス電力のそれぞれの実効値の時間変化の一例を示 す図である。但し、図4において、ソース電力の印加を 開始した時刻を電力印加時刻の基準(0秒)としている と共に、ソース電力及びバイアス電力の実効値をそれぞ れ600W及び200Wに設定している。

【0083】また、第1の実施形態において、素子分離 用溝を形成するためにシリコン基板に対してドライエッ チングを行なう場合を対象としたが、これに限られず、 他の目的のためにシリコン含有部材に対してドライエッ チングを行なう場合を対象としても、シリコン含有部材 に対するドライエッチングの停止を防止できるという効 果が得られる。

【0084】(第2の実施形態)以下、本発明の第2の 実施形態に係る半導体装置の製造方法について図面を参 照しながら説明する。

【0085】図5(a)~(c)は第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【0086】まず、図5(a)に示すように、シリコン基板20上に熱酸化によりシリコン酸化膜からなるゲート絶縁膜21を形成した後、ゲート絶縁膜21上に例えばCVD法等の成膜方法を用いてポリシリコン膜22を形成し、その後、ポリシリコン膜22上にフォトリソグラフィー法により、ゲート電極形成領域を覆うレジスト パターン23を形成する。

【0087】次に、図5(b)に示すように、レジスト パターン23をマスクとしてポリシリコン膜22に対し てドライエッチングを行なって、シリコン基板20上に ゲート絶縁膜21を介してポリシリコン膜22からなる ゲート電極24を形成する。ここで、図5(b)に示す ドライエッチング工程について詳しく説明する。まず、 ドライエッチング装置のチャンバー内(図示省略)に被 エッチング物であるポリシリコン膜22が形成されたシ リコン基板20を設置する。その後、チャンパー内を所 定の真空度に達するまで真空排気した後、チャンパー内 にポリシリコン膜22に対してエッチングを行なうため に必要なプロセスガス、例えばハロゲン含有ガスと酸素 ガスとの混合ガスを導入する。その後、バイアス電力の 印加を開始することによってプロセスガスからなる第1 のプラズマを発生させると同時に該第1のプラズマ中の イオンをポリシリコン膜22に引き込む。その後、バイ アス電力の印加を継続しながらソース電力の印加を開始 することによってプロセスガスからなる第2のプラズマ を発生させると共に該第2のプラズマ中のイオンをポリ シリコン膜22に引き込む。これにより、プラズマ中の イオンとポリシリコン膜22の露出部分とが反応して揮 発性の反応生成物が形成される。このとき、チャンバー 内の真空排気により前述の揮発性の反応生成物をチャン バーから排出することによってポリシリコン膜22に対 するドライエッチングが行なわれ、その結果、ポリシリ コン膜22からなるゲート電極24が形成される。

【0088】尚、図5(b)に示すドライエッチング工程においては、ゲート寸法の微細化により高い加工精度が要求されるために、二電源方式のドライエッチング装置、例えば誘導結合型プラズマエッチング装置を用いると共に、ソース電力及びバイアス電力のそれぞれの実効値を例えば200W及び50Wに設定した。また、プロセスガスとして例えば $C1_2$ ガスとHBrガスと $O_2$ ガスとの混合ガス(圧力:4Pa、 $C1_2$ ガス流量:25ml/min、HBrガス流量:125ml/min、 $O_2$ ガス流量:1ml/min)を用いた。さらに、バイアス電力の印加開始をソース電力の印加開始よりも例えば 1 秒早く行なった。

【0089】次に、シリコン基板20をチャンパーから取り出した後、図5(c)に示すように、アッシングによりレジストパターン23を除去し、その後、シリコン基板20を洗浄して、ポリシリコン膜22に対するドライエッチング時に形成された堆積物、及びゲート絶縁膜21におけるゲート電極24の外側の部分を除去する。【0090】以上に説明したように、第2の実施形態によると、ポリシリコン膜22に対して二電源方式のドライエッチング装置を用いてエッチングを行なってゲート電極24を形成するときに、ソース電力の印加を開始する。このため、ソー

ス電力の印加により発生したプラズマ中の酸素ラジカルによってポリシリコン膜22の露出部分が酸化される前に、バイアス電力の印加を開始してプラズマ中のイオンをポリシリコン膜22に確実に引き込むことができる。その結果、プラズマ中のイオンのポリシリコン膜22への引き込みが、ポリシリコン膜22の表面に形成される酸化膜によって阻害されることがないので、ポリシリコン膜22に対するドライエッチングが途中で停止してしまうことを確実に防止できる。従って、所望の寸法を有するゲート電極24を形成できる。

【0091】尚、第2の実施形態において、二電源方式のドライエッチング装置として誘導結合型プラズマエッチング装置を用いたが、これに代えて、電子サイクロン共鳴型、容量結合型プラズマ2周波型又は表面波プラズマ型等の他の二電源方式のドライエッチング装置を用いてもよい。

【0092】また、第2の実施形態において、ソース電力の印加を開始する前にバイアス電力の印加を開始したが、これに代えて、バイアス電力の実効値に対する第1の設定値よりもソース電力の実効値に対する第2の設定値が高い場合においてバイアス電力の印加開始と同時に又はバイアス電力の印加開始前にソース電力の印加を開始する場合に、バイアス電力の実効値が第1の設定値に達した後にソース電力の実効値が第2の設定値に達するようにソース電力及びバイアス電力の印加を行なってもよい。

【0093】また、第2の実施形態において、ゲート電極を構成する導電膜としてポリシリコン膜を用いたが、これに代えて、少なくともシリコンを含む他の導電膜、例えばアモルファスシリコン膜、又はWSi(タングステンシリサイド)膜等のシリサイド膜を用いてもよい。【0094】また、第2の実施形態において、ゲート電極を形成するためにポリシリコン膜に対してドライエッチングを行なう場合を対象としたが、これに限られず、他の目的のためにシリコン含有部材に対してドライエッチングを行なう場合を対象としても、シリコン含有部材に対するドライエッチングの停止を防止できるという効果が得られる。

【0095】(第3の実施形態)以下、本発明の第3の 実施形態に係る半導体装置の製造方法について図面を参 照しながら説明する。

【0096】図6(a)~(e)は第3の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【0097】まず、図6(a)に示すように、シリコン基板30上に例えば熱酸化により第1のシリコン酸化膜31を形成した後、第1のシリコン酸化膜31上に例えばCVD法等の成膜方法を用いてシリコン窒化膜32を形成する。その後、シリコン窒化膜32上にフォトリソグラフィー法により、素子分離形成領域に開口部を有するレジストパターン(図示省略)を形成した後、該レジ ストパターンをマスクとしてシリコン窒化膜32及び第1のシリコン酸化膜31に対してドライエッチングを行なって、シリコン窒化膜32及び第1のシリコン酸化膜31をそれぞれパターン化する。その後、アッシングによりレジストパターンを除去した後、シリコン基板30を洗浄する。

【0098】次に、図6(b)に示すように、パターン 化されたシリコン窒化膜32をマスクとしてシリコン基 板30に対してドライエッチングを行なって、シリコン 基板30に素子分離用溝33を形成する。このとき、シ リコン基板30における素子分離用溝33の壁面近傍及 び底面近傍に、結晶性の悪い又は不純物が混入したシリ コン層つまりダメージ層34が生じる。ここで、図6 (b) に示すドライエッチング工程について詳しく説明 する。まず、ドライエッチング装置のチャンバー内(図 示省略)に被エッチング物であるシリコン基板30を設 置する。その後、チャンパー内を所定の真空度に達する まで真空排気した後、チャンパー内にシリコン基板30 に対してエッチングを行なうために必要な第1のプロセ スガス、例えばCI。ガス又はHBrガス等のハロゲン 含有ガスと酸素ガスとの混合ガスを導入する。その後、 ソース電力の印加により第1のプロセスガスからなる第 1のプラズマを発生させると共にバイアス電力の印加に より該第1のプラズマ中のイオンをシリコン基板30に 引き込む。これにより、第1のプラズマ中のイオンとシ リコン基板30の露出部分とが反応して揮発性の反応生 成物が形成される。このとき、チャンバー内の真空排気 により前述の揮発性の反応生成物をチャンパーから排出 することによってシリコン基板30に対するドライエッ チングが行なわれる。

【0099】尚、図6(b)に示すドライエッチングエ程においては、分離寸法の微細化によりゲート電極の加工とほぼ同程度の高い加工精度が要求されるために、二電源方式のドライエッチング装置、例えば誘導結合型プラズマエッチング装置を用いる。

【0100】次に、図6(b)に示すドライエッチング 工程の終了後、第1のプロセスガスをチャンバーから排 気し、その後、チャンバー内にシリコン基板30を設置 したままチャンバー内に少なくとも酸素を含む第2のプロセスガスを導入する。その後、バイアス電力の印加を 行なうことなくソース電力の印加により第2のプロセスガスからなる第2のプラズマを発生させることにより、第2のプラズマ中の酸素ラジカルとダメージ層34とを 反応させ、それによって、図6(c)に示すように、酸 化ダメージ層34A(具体的にはシリコン酸化膜)を形 成する。

【0101】尚、図6(c)に示すダメージ層酸化工程においては、ソース電力の実効値を例えば600W(パイアス電力の実効値は0W)に設定すると共に、第2のプロセスガスとして例えば $0_2$  ガス(圧力:7Pa、ガ

ス流量:50ml/min)を用いる。

【0102】次に、シリコン基板30をチャンパーから取り出した後、図6(d)に示すように、例えばHFを含む薬液等を用いてシリコン基板30を洗浄することによって、酸化ダメージ層34A、及びシリコン基板30に対するドライエッチング時に形成された堆積物を除去する。これにより、シリコン基板30に、ダメージ層34が除去された素子分離用溝33を形成できる。

【0103】次に、シリコン基板30における素子分離 用溝33の壁面近傍及び底面近傍の表面準位を低減する ために、該壁面近傍及び底面近傍を酸化する。その後、 シリコン窒化膜32の上に例えばCVD法により第2の シリコン酸化膜35を素子分離用溝33が完全に埋まる ように堆積した後、第2のシリコン酸化膜35の表面を 含むシリコン窒化膜32の表面をCMP法により平坦化 して素子分離用溝33の外側の第2のシリコン酸化膜3 5を除去する。その後、図6(e)に示すように、シリ コン窒化膜32をウエットエッチングによりを除去する と共に、シリコン基板30を洗浄してシリコン基板30 の表面に残存する第1のシリコン酸化膜31を除去す る。これにより、素子分離用溝33に埋め込まれた第2 のシリコン酸化膜35からなる素子分離が形成される。 【0104】以上に説明したように、第3の実施形態に よると、二電源方式のドライエッチング装置を用いてシ リコン基板30に対してエッチングを行なって素子分離 用溝33を形成した後、同じ二電源方式のドライエッチ ング装置を用いてパイアス電力を印加することなくソー ス電力を印加することにより、シリコン基板30におけ る素子分離用溝33の壁面近傍及び底面近傍にドライエ ッチング時に生じたダメージ層34を酸化し、その後、 酸化されたダメージ層34Aを基板洗浄により除去す る。このため、ダメージ層34に起因して半導体装置の 電気的特性が劣化することを防止できる。また、酸化炉 に代えて、ドライエッチング時に使用された二電源方式 のドライエッチング装置を用いることによりダメージ層 34の酸化を行なえるので、半導体装置の製造コストを

【0105】尚、第3の実施形態において、二電源方式のドライエッチング装置として誘導結合型プラズマエッチング装置を用いたが、これに代えて、電子サイクロン共鳴型、容量結合型プラズマ2周波型又は表面波プラズマ型等の他の二電源方式のドライエッチング装置を用いてもよい。

大幅に削減することができる。

【O106】また、第3の実施形態において、第2のプロセスガスとしてO2 ガスを用いたが、これに代えて、O2 ガスと不活性ガスとの混合ガスを用いてもよい。

【0107】また、第3の実施形態において、図6

(b) に示すドライエッチング工程と図6(c) に示す ダメージ層酸化工程とで同一の二電源方式のドライエッ チング装置を用いたが、これに代えて、各工程で異なる 二電源方式のドライエッチング装置を用いてもよいし、 又は図6 (b)に示すドライエッチング工程で二電源方式以外の他のドライエッチング装置を用いてもよい。また、図6 (b)に示すドライエッチング工程で二電源方式のドライエッチング装置を用いる場合、バイアス電力の印加をシリコン基板30の露出部分における酸化が進行する前に開始することが好ましい。具体的には、ソース電力の印加を開始する前にパイアス電力の印加を開始するか、又は、パイアス電力の実効値が第1の設定値に達するようにソース電力及びパイアス電力の印加を行なうことが好ましい。

【0108】また、第3の実施形態において、素子分離 用溝を形成するためにシリコン基板に対してドライエッ チングを行なう場合を対象としたが、これに限られず、 他の目的のためにシリコン含有部材に対してドライエッ チングを行なう場合を対象としても、ドライエッチング 時にシリコン含有部材に生じるダメージ層に起因して半 導体装置の電気的特性が劣化することを防止できるとい う効果が得られる。

【0109】(第4の実施形態)以下、本発明の第4の 実施形態に係る半導体装置の製造方法について図面を参 照しながら説明する。

【0110】図7(a)~(d)は第4の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【0111】まず、図7(a)に示すように、シリコン基板40上に熱酸化によりシリコン酸化膜からなるゲート絶縁膜41を形成した後、ゲート絶縁膜41上に例えばCVD法等の成膜方法を用いてポリシリコン膜42を形成し、その後、ポリシリコン膜42上にフォトリソグラフィー法により、ゲート電極形成領域を覆うレジストパターン43を形成する。

【O112】次に、図7(b)に示すように、レジスト パターン43をマスクとしてポリシリコン膜42に対し てドライエッチングを行なって、シリコン基板40上に ゲート絶縁膜41を介してポリシリコン膜42からなる ゲート電極44を形成する。このとき、ゲート電極44 の側面にダメージ層45が生じる。ここで、図7(b) に示すドライエッチング工程について詳しく説明する。 まず、ドライエッチング装置のチャンパー内(図示省 略)に被エッチング物であるポリシリコン膜42が形成 されたシリコン基板40を設置する。その後、チャンパ 一内を所定の真空度に達するまで真空排気した後、チャ ンパー内にポリシリコン膜42に対してエッチングを行 なうために必要な第1のプロセスガス、例えばCl2 ガ ス又はHBrガス等のハロゲン含有ガスと酸素ガスとの 混合ガスを導入する。その後、ソース電力の印加により 第1のプロセスガスからなる第1のプラズマを発生させ ると共にバイアス電力の印加により該第1のプラズマ中 のイオンをポリシリコン膜42に引き込む。これによ

り、第1のプラズマ中のイオンとポリシリコン膜42の 露出部分とが反応して揮発性の反応生成物が形成され る。このとき、チャンバー内の真空排気により前述の揮 発性の反応生成物をチャンバーから排出することによっ てポリシリコン膜42に対するドライエッチングが行な われ、その結果、ポリシリコン膜42からなるゲート電 極44が形成される。

【0113】尚、図7(b)に示すドライエッチング工程においては、ゲート寸法の微細化により高い加工精度が要求されるために、二電源方式のドライエッチング装置、例えば誘導結合型プラズマエッチング装置を用いる。

【0114】次に、図7(b)に示すドライエッチング 工程の終了後、第1のプロセスガスをチャンバーから排 気し、その後、チャンバー内にシリコン基板40を設置 したままチャンバー内に少なくとも酸素を含む第2のプロセスガスを導入する。その後、パイアス電力の印加を 行なうことなくソース電力の印加により第2のプロセスガスからなる第2のプラズマを発生させることにより、 第2のプラズマ中の酸素ラジカルとダメージ層45とを 反応させ、それによって、図7(c)に示すように、酸 化ダメージ層45A(具体的にはシリコン酸化膜)を形成する。

【0115】尚、図7(c)に示すダメージ層酸化工程においては、ソース電力の実効値を例えば600W(バイアス電力の実効値は0W)に設定すると共に、第20プロセスガスとして例えば $0_2$  ガス(圧力: 7Pa、ガス流量: 40m1/min)を用いる。

【0116】次に、シリコン基板40をチャンパーから取り出した後、図7(d)に示すように、アッシングによりレジストパターン43を除去し、その後、例えばHFを含む薬液等を用いてシリコン基板40を洗浄することによって、酸化ダメージ層45A、ポリシリコン膜42に対するドライエッチング時に形成された堆積物、及びゲート絶縁膜41におけるゲート電極44の外側の部分を除去する。これにより、シリコン基板40上にゲート絶縁膜41を介して、ダメージ層45が除去されたゲート電極44を形成できる。

【0117】以上に説明したように、第4の実施形態によると、二電源方式のドライエッチング装置を用いてポリシリコン膜42に対してエッチングを行なってゲート電極44を形成した後、同じ二電源方式のドライエッチング装置を用いてバイアス電力を印加することなくソース電力を印加することにより、ゲート電極44の側面にドライエッチング時に生じたダメージ層45を酸化し、その後、酸化されたダメージ層45Aを基板洗浄により除去する。このため、ダメージ層45に起因して半導体装置の電気的特性が劣化することを防止できる。また、酸化炉に代えて、ドライエッチング時に使用された二電源方式のドライエッチング装置を用いることによりダメ

ージ層 4 5 の酸化を行なえるので、半導体装置の製造コストを大幅に削減することができる。

【0118】尚、第4の実施形態において、二電源方式のドライエッチング装置として誘導結合型プラズマエッチング装置を用いたが、これに代えて、電子サイクロン共鳴型、容量結合型プラズマ2周波型又は表面波プラズマ型等の他の二電源方式のドライエッチング装置を用いてもよい。

【0119】また、第4の実施形態において、第2のプロセスガスとしてO2 ガスを用いたが、これに代えて、O2 ガスと不活性ガスとの混合ガスを用いてもよい。

【0120】また、第4の実施形態において、図7

(b)に示すドライエッチング工程と図7(c)に示すダメージ層酸化工程とで同一の二電源方式のドライエッチング装置を用いたが、これに代えて、各工程で異なる二電源方式のドライエッチング装置を用いてもよいし、又は図7(b)に示すドライエッチング工程で二電源方式以外の他のドライエッチング装置を用いてもよい。また、図7(b)に示すドライエッチング工程で二電源方式のドライエッチング装置を用いる場合、パイアス電力の印加をポリシリコン膜42の露出部分における酸化が進行する前に開始することが好ましい。具体的には、ソース電力の印加を開始する前にパイアス電力の印加を開始するか、又は、パイアス電力の実効値が第1の設定値に達した後にソース電力の実効値が第2の設定値に達するようにソース電力及びパイアス電力の印加を行なうことが好ましい。

【0121】また、第4の実施形態において、ゲート電極を構成する導電膜としてポリシリコン膜を用いたが、これに代えて、少なくともシリコンを含む他の導電膜、例えばアモルファスシリコン膜、又はWSi膜等のシリサイド膜を用いてもよい。

【0122】また、第4の実施形態において、ゲート電極を形成するためにポリシリコン膜に対してドライエッチングを行なう場合を対象としたが、これに限られず、他の目的のためにシリコン含有部材に対してドライエッチングを行なう場合を対象としても、ドライエッチング時にシリコン含有部材に生じるダメージ層に起因して半導体装置の電気的特性が劣化することを防止できるという効果が得られる。

【0123】(第5の実施形態)以下、本発明の第5の 実施形態に係る半導体装置の製造方法について図面を参 照しながら説明する。

【0124】図8(a)~(d)は第5の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【0125】まず、図8(a)に示すように、シリコン 基板50上に例えば熱酸化により第1のシリコン酸化膜 51を形成した後、第1のシリコン酸化膜51上に例え ばCVD法等の成膜方法を用いてシリコン窒化膜52を 形成する。その後、シリコン窒化膜52上にフォトリソ グラフィー法により、素子分離形成領域に開口部を有するレジストパターン(図示省略)を形成した後、該レジストパターンをマスクとしてシリコン窒化膜52及び第1のシリコン酸化膜51に対してドライエッチングを行なって、シリコン窒化膜52及び第1のシリコン酸化膜51をそれぞれパターン化する。その後、アッシングによりレジストパターンを除去した後、シリコン基板50を洗浄する。

【0126】次に、図8(b)に示すように、パターン 化されたシリコン窒化膜52をマスクとしてシリコン基板50に対してドライエッチングを行なった後、シリコン基板50を洗浄して、シリコン基板50に対するドライエッチング時に形成された堆積物を除去する。これにより、シリコン基板50に素子分離用溝53が形成される。

【0127】次に、図8(c)に示すように、シリコン 基板50における素子分離用溝53の壁面近傍及び底面 近傍を酸化して第2のシリコン酸化膜54を形成する。 これにより、シリコン基板50における素子分離用溝5 3の壁面近傍及び底面近傍の表面準位を低減できると共 に、素子分離用溝53のコーナ部を丸めて素子分離の絶 縁破壊耐圧を向上させることができる。尚、第5の実施 形態においては、図8(c)に示す酸化工程を二電源方 式のドライエッチング装置を用いて行なう。ここで、図 8 (c) に示す酸化工程について詳しく説明する。ま ず、二電源方式のドライエッチング装置のチャンバー内 (図示省略) に、素子分離用溝53が形成されたシリコ ン基板50を設置する。その後、チャンパー内を所定の 真空度に達するまで真空排気した後、チャンパー内にシ リコン基板50を酸化させるのに必要なプロセスガス、 つまり少なくとも酸素を含むプロセスガスを導入する。 その後、パイアス電力の印加を行なうことなくソース電 力の印加によりプロセスガスからなるプラズマを発生さ せることにより、該プラズマ中の酸素ラジカルと、シリ コン基板50における素子分離用溝53の壁面近傍及び 底面近傍とを反応させ、それによって第2のシリコン酸 化膜54を形成する。

【0128】尚、図8(c)に示す酸化工程においては、二電源方式のドライエッチング装置として例えば誘導結合型プラズマエッチング装置を用いると共に、ソース電力の実効値を例えば600W(バイアス電力の実効値は0W)に設定する。また、プロセスガスとして例えば $0_2$  ガス(圧力: 7Pa、ガス流量: 60m1/min)を用いる。

【0129】次に、シリコン基板50をチャンバーから取り出した後、シリコン窒化膜52の上に例えばCVD法により第3のシリコン酸化膜55を素子分離用溝53が完全に埋まるように堆積した後、第3のシリコン酸化膜55の表面を合むシリコン窒化膜52の表面をCMP法により平坦化して素子分離用溝53の外側の第3のシ

リコン酸化膜55を除去する。尚、第2のシリコン酸化膜54は、第3のシリコン酸化膜55の堆積時に第3のシリコン酸化膜55の堆積時に第3のシリコン酸化膜55と一体化してしまう。その後、図8(d)に示すように、シリコン窒化膜52をウエットエッチングによりを除去すると共に、シリコン基板50を洗浄してシリコン基板50の表面に残存する第1のシリコン酸化膜51を除去する。これにより、素子分離用溝53に埋め込まれた第3のシリコン酸化膜55からなる素子分離が形成される。

【0130】以上に説明したように、第5の実施形態によると、二電源方式のドライエッチング装置を用いてパイアス電力を印加することなくソース電力を印加することにより、シリコン基板50における素子分離用溝53の壁面近傍及び底面近傍を酸化してシリコン酸化膜(第2のシリコン酸化膜54)を形成する。このため、酸化炉を用いることなく、シリコン基板50における素子分離用溝53の壁面近傍及び底面近傍の表面準位を低減できる。また、酸化炉を用いることなく、素子分離用溝53のコーナ部を丸めて素子分離の絶縁破壊耐圧を向上させることができる。従って、半導体装置の製造コストを大幅に削減することができる。

【0131】尚、第5の実施形態において、二電源方式のドライエッチング装置として誘導結合型プラズマエッチング装置を用いたが、これに代えて、電子サイクロン共鳴型、容量結合型プラズマ2周波型又は表面波プラズマ型等の他の二電源方式のドライエッチング装置を用いてもよい。

【0132】また、第5の実施形態において、プロセスガスとして $O_2$ ガスを用いたが、これに代えて、 $O_2$ ガスと不活性ガスとの混合ガスを用いてもよい。

【0133】また、第5の実施形態において、図8

(b) に示す素子分離用溝形成工程を二電源方式のドライエッチング装置を用いて行なってもよい。このとき、シリコン基板50の露出部分における酸化が進行する前にバイアス電力の印加を開始することが好ましい。具体的には、ソース電力の印加を開始する前にバイアス電力の印加を開始するか、又は、バイアス電力の実効値が第1の設定値に達した後にソース電力の実効値が第2の設定値に達するようにソース電力及びバイアス電力の印加を行なうことが好ましい。

【0134】また、第5の実施形態において、図8

(b) に示す素子分離用溝形成工程でシリコン基板50に対してドライエッチングを行なった後に、二電源方式のドライエッチング装置を用いてバイアス電力を印加することなくソース電力を印加することにより、シリコン基板50における素子分離用溝53の壁面近傍及び底面近傍にドライエッチング時に生じたダメージ層を酸化し、その後、酸化されたダメージ層を基板洗浄により除去することが好ましい。このとき、シリコン基板50に対するドライエッチングを二電源方式のドライエッチン

グ装置を用いて行なう場合、同じドライエッチング装置をダメージ層の酸化に続けて用いてもよい。また、図8(c)に示す酸化工程でシリコン基板50における素子分離用溝53の壁面近傍及び底面近傍をダメージ層よりも深く酸化することによって、ダメージ層の酸化を図8(c)に示す酸化工程において同時に行なうこともできる。この場合、酸化されたダメージ層を除去するための洗浄工程を省略できる。

【0135】 (第6の実施形態) 以下、本発明の第6の 実施形態に係るドライエッチング装置、具体的には二電 源方式のドライエッチング装置について図面を参照しな がら説明する。

【0136】図9は第6の実施形態に係るドライエッチング装置(以下、本発明のドライエッチング装置と称する)の概略構造を示している。

【0137】図9に示すように、本発明のドライエッチング装置60は、プラズマを生成するチャンパー61と、該チャンパー61の底部に配置された試料台62と、チャンパー61内にプロセスガスを導入するガス供給口63と、試料台62と接続され且つ試料台62にバイアス電力を印加するバイアス電力供給電源64と接続され且つ試料台62にバイアス電力供給電源64と接続され且つ試料台62にがカアス電力供給電源64と接続され且つ試料台62にがカモニター65と、バイアス電力モニター65と接続され日つバイアス電力の印加が開始されてからの経過時間を測定するタイマー66と、タイマー66と接続され日フチャンパー61の外壁に設けられたコイル(図示省略)等にソース電力を印加するソース電力供給電源67とを備えている。

【0138】以下、本発明のドライエッチング装置を用いたドライエッチング方法について、図10に示すフローチャートを参照しながら説明する。

【0139】まず、ステップS1において、チャンバー61内における試料台62上に例えばシリコン基板等の被エッチング物70を設置した後、チャンバー61内を所定の真空度に達するまで真空排気し、その後、チャンバー61内に被エッチング物70に対してエッチングを行なうために必要なプロセスガス、例えばハロゲン含有ガスと酸素ガスとの混合ガスをガス供給口63から導入する。

【0140】次に、ステップS2において、チャンバー61内に導入されたプロセスガスの圧力が設定値と等しくなっているかどうかを確認する。プロセスガスの圧力が設定値と等しくない場合、ステップS3において、プロセスガスの圧力が設定値と等しくなるまで、排気バルブ(図示省略)の開閉等によりプロセスガスの圧力を調整する。

【0141】次に、プロセスガスの圧力が設定値と等しくなると、ステップS4において、バイアス電力供給電源64がバイアス電力の印加を開始する。このとき、同

時に、ステップS5において、バイアス電力供給電源64がタイマー65を初期化して動作開始させる。

【0142】次に、ステップS6において、バイアス電カモニター65により測定されたバイアス電力の実効値が設定値と等しいかどうかを確認する。バイアス電力の実効値が設定値と等しくない場合、ステップS7において、バイアス電力の実効値が設定値と等しくなるまで、バイアス電力印加用マッチング回路(図示省略)等を用いてバイアス電力の実効値を調整する。

【0143】次に、バイアス電力の実効値が設定値と等しくなると、ステップS8において、タイマー66により測定された、バイアス電力印加開始後の経過時間が所定の時間に達しているかどうかを確認する。経過時間が所定の時間に達していない場合、ステップS9において、経過時間が所定の時間に達するまでバイアス電力の印加のみを続行する。

【0144】次に、経過時間が所定の時間に達すると、ステップS10において、パイアス電力モニター65がソース電力供給電源67にソース電力印加指示信号Saを発信する。そして、ソース電力供給電源67はソース電力印加指示信号Saを受信するとソース電力の印加を開始する。すなわち、第6の実施形態においては、パイアス電力の実効値が設定値と等しくなり且つパイアス電力印加開始後の経過時間が所定の時間に達したときに、ソース電力の印加が開始される。

【0145】次に、ステップS11において、ソース電力の実効値が設定値と等しいかどうかを確認する。ソース電力の実効値が設定値と等しくない場合、ステップS12において、ソース電力の実効値が設定値と等しくなるまで、ソース電力印加用マッチング回路(図示省略)等を用いてソース電力の実効値を調整する。尚、第6の実施形態において、例えばソース電力が印加されるコイルにバイアス電力モニター65を接続しておくことによって、バイアス電力モニター65を用いてソース電力の実効値を測定してもよい。

【0146】次に、バイアス電力の実効値が設定値と等しくなると、ステップS13において、被エッチング物70に対するエッチングを行なう。具体的には、ステップS13において、ソース電力の印加によりプロセスガスからなるプラズマ71が発生すると共にバイアス電力の印加によりプラズマ71中のイオンが被エッチング物70に引き込まれる。これにより、プラズマ71中のイオンと被エッチング物70とが反応して揮発性の反応生成物が形成される。このとき、チャンバー61内の真空排気により前述の揮発性の反応生成物をチャンバー61から排出することによって被エッチング物70に対するドライエッチングが行なわれる。

【0147】以上に説明したように、第6の実施形態によると、バイアス電力の印加を開始すると同時にタイマー66を初期化して動作させるバイアス電力印加電源6

4と、タイマー66により測定された経過時間が所定の 時間に達したときにソース電力の印加を開始するソース 電力印加電源6フとを備えている。すなわち、パイアス 電力印加電源64によりバイアス電力の印加が開始され てからの経過時間が所定の時間に達したときに、ソース 電力印加電源67によりソース電力の印加が開始される ため、ソース電力の印加が開始される前に必ずバイアス 電力の印加が開始される。このため、酸素を含むプロセ スガスを用いて被エッチング物フOであるシリコン含有 部材に対してエッチングを行なう場合であっても、ソー ス電力の印加により発生したプラズマフ1中の酸素ラジ カルによって被エッチング物フロが酸化される前に、パ イアス電力の印加を開始してプラズマフ1中のイオンを 被エッチング物フロに確実に引き込むことができる。そ の結果、プラズマフ1中のイオンの被エッチング物フ0 への引き込みが、被エッチング物70の表面に形成され る酸化膜によって阻害されることがないので、被エッチ ング物フロに対するドライエッチングが途中で停止して しまうことを確実に防止できる。

【0148】尚、第6の実施形態において、バイアス電力の実効値が設定値と等しくなり且つパイアス電力印加開始後の経過時間が所定の時間に達したときに、ソース電力供給電源67がソース電力の印加を開始したが、バイアス電力の実効値に対する設定値が高い場合には、バイアス電力の実効値を測定することなく、バイアス電力印加開始後の経過時間が所定の時間に達したときにソース電力供給電源67がソース電力の印加を開始してもよい。この場合、所定の時間を0に設定して、バイアス電力供給電源64がバイアス電力の印加を開始するのと同時にソース電力供給電源67がソース電力の印加を開始するのと同時にソース電力供給電源67がソース電力の印加を開始するのと同時にソース電力供給電源67がソース電力の印加を開始してもよい。

【0149】また、第6の実施形態において、パイアス電力を印加するバイアス電力供給電源64と、バイアス電力の実効値を測定するバイアス電力モニター65と、バイアス電力の印加が開始されてからの経過時間を測定するタイマー66とを別々に設けたが、これに代えて、バイアス電力供給電源64の機能と、パイアス電力モニター65又はタイマー66の機能とを有するパイアス電力供給手段を設けてもよい。

#### [0150]

【発明の効果】本発明によると、プラズマ中のイオンのシリコン含有部材への引き込みが、シリコン含有部材の 表面に形成される酸化膜によって阻害されることがない ので、シリコン含有部材に対するドライエッチングが途 中で停止してしまうことを確実に防止できる。

【O151】また、本発明によると、酸化炉に代えて、ドライエッチング時に使用された二電源方式のドライエッチング装置を用いることによって、シリコン含有部材に生じたダメージ層の酸化を行なったり、又は、シリコ

ン基板における素子分離用溝の壁面近傍及び底面近傍を 酸化して該壁面近傍及び底面近傍の表面準位を低減した りできるので、半導体装置の製造コストを大幅に削減す ることができる。

#### 【図面の簡単な説明】

【図1】(a)~(d)は本発明の第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図2】本発明の第1の実施形態に係る半導体装置の製造方法におけるドライエッチング工程でのソース電力及びバイアス電力のそれぞれの実効値の時間変化の一例を示す図である。

【図3】(a)~(c)は本発明の第1の実施形態に係る半導体装置の製造方法におけるドライエッチング工程でのドライエッチング装置のチャンバー内の状態の変化を示す図である。

【図4】本発明の第1の実施形態に係る半導体装置の製造方法におけるドライエッチング工程でのソース電力及びパイアス電力のそれぞれの実効値の時間変化の一例を示す図である。

【図5】(a)~(c)は本発明の第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図6】(a)~(e)は本発明の第3の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図7】(a)~(d)は本発明の第4の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図8】(a)~(d)は本発明の第5の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図9】本発明の第6の実施形態に係るドライエッチング装置の概略構造を示す図である。

【図10】本発明の第6の実施形態に係るドライエッチング装置を用いたドライエッチング方法のフローチャートである。

【図11】(a)~(d)は従来の半導体装置の製造方法の各工程を示す断面図である。

【図12】従来の半導体装置の製造方法におけるドライエッチング工程でのソース電力及びバイアス電力のそれぞれの実効値の時間変化の一例を示す図である。

【図13】(a)~(c)は従来の半導体装置の製造方法におけるドライエッチング工程でのドライエッチング装置のチャンパー内の状態の変化を示す図である。

【図14】従来の半導体装置の製造方法の問題点を説明 するための図である。

【図15】(a)~(c)は従来の半導体装置の製造方法におけるドライエッチング工程でエッチング停止が生じる様子を示す図である。

【図16】バイアス電力の印加開始前にソース電力の印加を継続した場合にシリコン基板表面に形成される酸化膜の膜厚の、ソース電力印加時間に対する依存性を示す図である。

【図17】ソース電力の印加開始タイミングとバイアス


電力の印加開始タイミングとを色々変えながらシリコン 基板に対してドライエッチングを行なったときのシリコ ン削れ量の、パイアス電力印加開始時刻の遅延時間 (ソ ース電力印加開始時刻を基準時刻とする) に対する依存 性を示す図である。


#### 【符号の説明】


- 10 シリコン基板
- 11 第1のシリコン酸化膜
- 12 シリコン窒化膜
- 13 レジストパターン
- 14 素子分離用溝
- 15 第2のシリコン酸化膜
- 17 チャンパー
- 18 プロセスガス
- 18A 第1のプラズマ
- 188 第2のプラズマ
- 19 イオン
- 20 シリコン基板
- 21 ゲート絶縁膜
- 22 ポリシリコン膜
- 23 レジストパターン
- 24 ゲート電極
- 30 シリコン基板
- 31 第1のシリコン酸化膜
- 32 シリコン窒化膜
- 33 素子分離用溝
- 34 ダメージ層
- 34A 酸化ダメージ層
- 35 第2のシリコン酸化膜
- 40 シリコン基板
- 41 ゲート絶縁膜
- 42 ポリシリコン膜
- 43 レジストパターン
- 44 ゲート電極
- 45 ダメージ層
- 45A 酸化ダメージ層
- 50 シリコン基板
- 51 第1のシリコン酸化膜
- 52 シリコン窒化膜
- 53 素子分離用溝
- 54 第2のシリコン酸化膜
- 55 第3のシリコン酸化膜
- 60 ドライエッチング装置
- 61 チャンバー
- 62 試料台
- 63 ガス供給口
- 64 バイアス電力供給電源
- 65 パイアス電力モニター
- 66 タイマー
- 67 ソース電力供給電源


## 70 被エッチング物 プラズマ

【図1】












[図3]









ソース電力印加指示信号


[図2]





[図4]




[図9]



















【図17】







【提笛首】 草成 1 3 年 8 月 3 1 日(2 0 0 1 . 8 . 3 1)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項18

【補正方法】変更

【補正内容】

【請求項18】 チャンパー内にプラズマを発生させるためのソース電力と、該プラズマ中のイオンを前記チャンパー内の被エッチング物に引き込むためのバイアス電力とを独立して制御できる二電源方式のドライエッチン

グ装置であって、

前記パイアス電力の印加を開始すると同時にタイマーを 初期化して動作させるパイアス電力印加手段と、

前記タイマーにより測定された経過時間が所定の時間に 達したときに前記ソース電力の印加を開始するソース電 力印加手段とを備えていることを特徴とするドライエッ チング装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0042

【補正方法】変更

#### 【補正内容】

【0042】このようにすると、ソース電力の印加により発生したプラズマ中の酸素ラジカルによってシリコン合有部材の表面が酸化される前に、プラズマ中のイオンをシリコン合有部材に確実に引き込み、それによってシリコン合有部材に対して確実にエッチングを開始することができる。具体的には、ソース電力の第2の設定値がバイアス電力の印加開始と同時に又はバイアス電力の印加開始と同時に又はバイアス電力の印加開始前にソース電力の印加を開始しても、ソース電力の実効値が第2の設定値に達する時点がバイアス電力の実効値が第1の設定値に達する時点よりも後になる。従って、このような場合には、バイアス電力の印加開始をによって、このような場合には、バイアス電力の印加開始をにソース電力の印加を開始する場合と同等の効果が得られる。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0067

【補正方法】変更

【補正内容】

【0067】前記の第1の目的を達成するために、本発明に係るドライエッチング装置は、チャンパー内にプラズマを発生させるためのソース電力と、該プラズマ中のイオンをチャンパー内の被エッチング物に引き込むためのバイアス電力とを独立して制御できる二電源方式のドライエッチング装置を前提とし、バイアス電力の印加を開始すると同時にタイマーを初期化して動作させるバイアス電力印加手段と、タイマーにより測定された経過時間が所定の時間に達したときにソース電力の印加を開始

するソース電力印加手段とを備えている。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0147

【補正方法】変更

【補正内容】

【0147】以上に説明したように、第6の実施形態に よると、パイアス電力の印加を開始すると同時にタイマ 一66を初期化して動作させるバイアス電力供給電源6 4と、タイマー66により測定された経過時間が所定の 時間に達したときにソース電力の印加を開始するソース 電力供給電源6フとを備えている。すなわち、バイアス 電力供給電源64によりパイアス電力の印加が開始され てからの経過時間が所定の時間に達したときに、ソース 電力供給電源67によりソース電力の印加が開始される ため、ソース電力の印加が開始される前に必ずバイアス 電力の印加が開始される。このため、酸素を含むプロセ スガスを用いて被エッチング物フロであるシリコン含有 部材に対してエッチングを行なう場合であっても、ソー ス電力の印加により発生したプラズマフ1中の酸素ラジ カルによって被エッチング物フロが酸化される前に、バ イアス電力の印加を開始してプラズマフ1中のイオンを 被エッチング物70に確実に引き込むことができる。そ の結果、プラズマフ1中のイオンの被エッチング物フロ への引き込みが、被エッチング物70の表面に形成され る酸化膜によって阻害されることがないので、被エッチ ング物フロに対するドライエッチングが途中で停止して しまうことを確実に防止できる。

フロントページの続き

(72) 発明者 二河 秀夫

大阪府高槻市幸町1番1号 松下電子工業 株式会社内

Fターム(参考) 4G075 AA24 BC06 CA47 CA62 DA01

EB01 EB41

5F004 AA08 BA14 BA20 BB11 CA03

CAO6 CAO7 DAO4 DA26 DB01

DB02 DB15 EB02 EB04 FA08